

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-256569

(43)Date of publication of application : 25.09.1998

(51)Int.Cl.

H01L 29/84
G01C 19/56
G01P 9/04
G01P 15/125

(21)Application number : 09-060822

(71)Applicant : MITSUBISHI MATERIALS CORP

(22)Date of filing : 14.03.1997


(72)Inventor : SHIBATANI HIROSHI
MURAISHI KENSUKE

(54) MANUFACTURE OF SEMICONDUCTOR INERTIAL SENSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To manufacture a low cost semiconductor inertial sensor requiring no wafer bonding nor laser processing suitable for high volume production, having a low parasitic capacitance, and capable of accurately forming a gap between electrodes.

SOLUTION: After the second oxidation film 24 is formed on the signal crystal silicon layer 23 bonded to the second silicon wafer 22 through the intermediary of the first oxidation film 20, a polysilicon layer 25 is formed on the second silicon wafer and the second oxidation film. A spacer layer 16 consisting of the second oxidation film and the polysilicon layer formed on the same is formed on the signal crystal silicon layer by selectively etching, a glass substrate 10 is bonded to it through the intermediary of the spacer layer. Selectively etching and removing the single crystal silicon layer after etching and removing the second silicon wafer, the polysilicon layer on the same, and the first oxidation film, the semiconductor inertial sensor 30 having a pair of fixed electrode 27 and 28 made of single crystal silicon and the movable electrode 26 made of single crystal silicon is manufactured.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-256569

(43) 公開日 平成10年(1998) 9月25日

(51) Int.Cl.⁶

識別記号

F I

H 0 1 L 29/84
G 0 1 C 19/56
G 0 1 P 9/04
15/125

H 0 1 L 29/84
G 0 1 C 19/56
G 0 1 P 9/04
15/125

Z

審査請求 未請求 請求項の数 6 O L (全 13 頁)

(21) 出願番号 特願平9-60822

(22) 出願日 平成9年(1997) 3月14日

(71) 出願人 000006264

三菱マテリアル株式会社

東京都千代田区大手町1丁目5番1号

(72) 発明者 柴谷 博志

埼玉県大宮市北袋町1丁目297番地 三菱

マテリアル株式会社総合研究所内

(72) 発明者 村石 賢介

埼玉県大宮市北袋町1丁目297番地 三菱

マテリアル株式会社総合研究所内


(74) 代理人 弁理士 須田 正義

(54) 【発明の名称】 半導体慣性センサの製造方法

(57) 【要約】

【課題】 ウェーハの貼り合わせやレーザ加工が不要で大量生産に適し、寄生容量が低く、電極間ギャップ形成精度に優れた半導体慣性センサを低コストで得る。

【解決手段】 第1酸化膜20を介して第2シリコンウェーハ22に接合した単結晶シリコン層23上に第2酸化膜24を形成した後、第2シリコンウェーハ及び第2酸化膜上にポリシリコン層25を形成する。選択的エッチングにより第2酸化膜とこの上に積層されたポリシリコン層とからなるスペーサ層16を単結晶シリコン層上に形成し、ガラス基板10をスペーサ層を介して接合する。第2シリコンウェーハとその上のポリシリコン層と第1酸化膜をエッチング除去した後、単結晶シリコン層を選択的にエッチング除去して、単結晶シリコンからなる一対の固定電極27、28及び単結晶シリコンからなる可動電極26を有する半導体慣性センサ30を得る。



【特許請求の範囲】

【請求項1】 第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、
前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、
前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、
前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、
前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積層された前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介してガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を除去して前記単結晶シリコン層(23)を露出させた後、前記単結晶シリコン層(23)を選択的にエッチング除去することにより、前記ガラス基板(10)に前記スペーサ層(16,16)を介して接合した単結晶シリコンからなる一対の固定電極(27,28)と前記一対の固定電極(27,28)に挟まれかつ前記ガラス基板(10)の上方に浮動する単結晶シリコンからなる可動電極(26)とを有する半導体慣性センサ(30)を得る工程とを含む半導体慣性センサの製造方法。

【請求項2】 ガラス基板(10)上に検出電極(12)を形成する工程と、

第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、
前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、
前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、
前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、
前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積層さ

れた前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介して前記ガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を除去して前記単結晶シリコン層(23)を露出させた後、前記単結晶シリコン層(23)を選択的にエッチング除去することにより、前記ガラス基板(10)上に前記検出電極(12)に対向して浮動する単結晶シリコンからなる可動電極(26)を有する半導体慣性センサ(40)を得る工程とを含む半導体慣性センサの製造方法。

【請求項3】 ガラス基板(10)上に検出電極(12)を形成する工程と、

第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、
前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、
前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、
前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、

前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積層された前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介して前記ガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を除去して前記単結晶シリコン層(23)を露出させた後、前記単結晶シリコン層(23)を選択的にエッチング除去することにより、前記ガラス基板(10)に前記スペーサ層(16,16)を介して接合した単結晶シリコンからなる一対の固定電極(27,28)と前記一対の固定電極(27,28)に挟まれかつ前記ガラス基板(10)上に前記検出電極(12)に対向して浮動する単結晶シリコンからなる可

動電極(26)とを有する半導体慣性センサ(50)を得る工程とを含む半導体慣性センサの製造方法。

【請求項4】 第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積層された前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介してガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を選択的に除去した後、単結晶シリコン層(23)を選択的にエッチング除去して、前記ガラス基板(10)に前記スペーサ層(16,16)を介して接合した単結晶シリコンからなる一対の固定電極(27,28)と前記一対の固定電極(27,28)に挟まれかつ前記ガラス基板(10)の上方に浮動する単結晶シリコンからなる可動電極(26)とを有する半導体慣性センサ(30)を得る工程とを含む半導体慣性センサの製造方法。

【請求項5】 ガラス基板(10)上に検出電極(12)を形成する工程と、

第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、

前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積

層された前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介して前記ガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を選択的に除去した後、単結晶シリコン層(23)を選択的にエッチング除去することにより、前記ガラス基板(10)上に前記検出電極(12)に対向して浮動する単結晶シリコンからなる可動電極(26)を有する半導体慣性センサ(40)を得る工程とを含む半導体慣性センサの製造方法。

【請求項6】 ガラス基板(10)上に検出電極(12)を形成する工程と、

第1シリコンウェーハ(21)の両面にシリコンを浸食せずにエッチング可能な第1膜(20)を形成する工程と、

第2シリコンウェーハ(22)を前記第1シリコンウェーハ(21)の片面に前記膜(20)を介して貼り合わせる工程と、前記第1シリコンウェーハ(21)の別の片面を所定の厚さに研磨して単結晶シリコン層(23)を形成する工程と、

前記単結晶シリコン層(23)上にシリコンを浸食せずにエッチング可能な第2膜(24)を形成する工程と、

前記第2膜(24)及び前記第2シリコンウェーハ(22)の上にポリシリコン層(25)をそれぞれ形成する工程と、

前記単結晶シリコン層(23)上に順次積層された前記第2膜(24)及び前記ポリシリコン層(25)を選択的にエッチング除去し、これにより前記第2膜(24)とこの上に積層された前記ポリシリコン層(25)とからなる一対のスペーサ層(16,16)を前記単結晶シリコン層(23)上に形成する工程と、

前記スペーサ層(16,16)、前記単結晶シリコン層(23)、前記第1膜(20)、前記第2シリコンウェーハ(22)及び前記ポリシリコン層(25)からなる構造体(17)を前記スペーサ層(16,16)を介して前記ガラス基板(10)に接合する工程と、

前記ポリシリコン層(25)及び前記第2シリコンウェーハ(22)を前記第1膜(20)をエッチストップ層としてエッチング除去する工程と、

前記第1膜(20)を選択的に除去した後、単結晶シリコン層(23)を選択的にエッチング除去して、前記ガラス基板(10)に前記スペーサ層(16,16)を介して接合した単結晶シリコンからなる一対の固定電極(27,28)と前記一対の固定電極(27,28)に挟まれかつ前記ガラス基板(10)上に前記検出電極(12)に対向して浮動する単結晶シリコンからなる可動電極(26)とを有する半導体慣性センサ(50)を

得る工程とを含む半導体慣性センサの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、静電容量型の加速度センサ、角速度センサ等に適する半導体慣性センサ及びその製造方法に関するものである。

【0002】

【従来の技術】従来、この種の半導体慣性センサとして、①ガラス基板と単結晶シリコンの構造からなる共振角速度センサが提案されている（M. Hashimoto et al., "Silicon Resonant Angular Rate Sensor", Technica 1 Digest of the 12th Sensor Symposium, pp.163-166 (1994)）。このセンサは両側をトーションバーで浮動するようにした音叉構造の可動電極を有する。この可動電極は電磁駆動によって励振されている。角速度が作用すると可動電極にコリオリ力が生じて、可動電極がトーションバーの回りに振り振動を起こして共振する。センサはこの可動電極の共振による可動電極と検出電極との間の静電容量の変化により作用した角速度を検出する。このセンサを作製する場合には、厚さ200μm程度の結晶方位が（110）の単結晶シリコン基板を基板表面に対して垂直にエッチングして可動電極部分などの構造を作製する。この比較的厚いシリコン基板を垂直にエッチングするためにはSF₆ガスによる異方性ドライエッチングを行うか、或いはトーションバーの可動電極部分への付け根の隅部にYAGレーザで孔あけを行った後に、KOHなどでウェットエッチングを行っている。エッチング加工を行ったシリコン基板は陽極接合によりガラス基板と一体化される。

【0003】また別の半導体慣性センサとして、②シリコン基板上にエッチングで犠牲層をパターン化した後、除去することにより可動電極としてのポリシリコン振動子を形成したマイクロジャイロ（K. Tanaka et al., "A micromachined vibrating gyroscope", Sensors and Actuators A 50, pp.111-115 (1995)）が開示されている。このマイクロジャイロは、いわゆる表面マイクロマシニング技術を用いた構造となっている。具体的には、シリコン基板に不純物拡散によって検出電極を形成し、その上に犠牲層となるリン酸ガラス膜を成膜してパターンニングした後、ポリシリコンを成膜し、更に垂直エッチング等の加工を行って構造体を形成する。最後に犠牲層をエッチングにより除去することにより、可動電極部分を切り離して検出電極に対してギャップを作り出し可動電極を浮動状態にする。

【0004】更に別の半導体慣性センサとして、③ガラス基板と単結晶シリコンの構造からなるジャイロスコープが提案されている（J. Bernstein et al., "A Micromachined Comb-Drive Tuning Fork Rate Gyroscope", IEE E MEMS '93 Proceeding, pp.143-148 (1993)）。このジャイロスコープは、検出電極を形成したガラス基板と、

エッチングを行った後に高濃度ボロン拡散を行って可動電極、固定電極等を形成した単結晶シリコン基板とをボロン拡散を行った部分を接合面として接合し、更にボロンを拡散していないシリコン基板部分をエッチングにより除去することにより、作られる。

【0005】

【発明が解決しようとする課題】上記①～③の従来のセンサの製造技術には、次の欠点があった。①の共振角速度センサの製造方法では、ガラス基板に対して浮動する構造になるべきシリコン能動部が陽極接合時に静電引力によりガラス基板に貼り付いて可動電極にならないことがあった。この貼り付き（sticking）を防ぐために可動電極と検出電極とを短絡して静電力が働かない状態で陽極接合した後に、レーザを用いて短絡していた電極間を切り離していた。また島状の固定電極を形成するためにガラス基板に接合した後、レーザアシストエッチングを行う必要があった。これらのレーザ加工は極めて複雑であって、センサを量産しようとする場合には不適切であった。

【0006】②のマイクロジャイロは、シリコンウェーハを基板とするため、センサの寄生容量が大きく、感度や精度を高くすることが困難であった。更に③のジャイロスコープの製造方法では、ボロンを拡散した部分をエッチストップ部分として構造体全体を形成するため、エッチストップ効果が不完全の場合にはオーバエッチングにより可動電極や固定電極の厚さが薄くなり、寸法精度に劣る問題点があった。また①及び③においては、可動電極部と検出電極部とのアライメントは陽極接合時に行われるが、基板どうしを密着させる段階や、加熱を行ったときに生じる温度分布や熱膨張率の違いなどによりずれが生じるため、このアライメントは一般的に精度が低い。可動電極と検出電極の位置関係のずれは、センサの出力に悪影響を及ぼしやすいという問題点があった。

【0007】更に①及び③においては、可動電極と検出電極との間のギャップはエッチング時間による制御のみに依存していたので、電極間のギャップ形成精度に問題があった。

【0008】本発明の目的は、レーザ加工が不要で大量生産に適する、低コストの半導体慣性センサの製造方法を提供することにある。本発明の別の目的は、寄生容量が低く、高感度で高精度の半導体慣性センサの製造方法を提供することにある。本発明の更に別の目的は、寸法精度に優れた半導体慣性センサの製造方法を提供することにある。

【0009】

【課題を解決するための手段】請求項1に係る発明は、図1に示すように、第1シリコンウェーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウェーハ22を第1シリコンウェーハ21の片面に第1膜20を介して貼り合わせ

る工程と、第1シリコンウェーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリコンウェーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜20、第2シリコンウェーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウェーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を除去して単結晶シリコン層23を露出させた後、単結晶シリコン層23を選択的にエッチング除去することにより、ガラス基板10にスペーサ層16、16を介して接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10の上方に浮動する単結晶シリコンからなる可動電極26とを有する半導体慣性センサ30を得る工程とを含む半導体慣性センサの製造方法である。

【0010】請求項2に係る発明は、図4に示すように、ガラス基板10上に検出電極12を形成する工程と、第1シリコンウェーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウェーハ22を第1シリコンウェーハ21の片面に第1膜20を介して貼り合わせる工程と、第1シリコンウェーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリコンウェーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜20、第2シリコンウェーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウェーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を除去して単結晶シリコン層23を露出させた後、単結晶シリコン層23を選択的にエッチング除去することにより、ガラス基板10上に検出電極12に対向して浮動

する単結晶シリコンからなる可動電極26を有する半導体慣性センサ40を得る工程とを含む半導体慣性センサの製造方法である。

【0011】請求項3に係る発明は、図5に示すように、ガラス基板10上に検出電極12を形成する工程と、第1シリコンウェーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウェーハ22を第1シリコンウェーハ21の片面に第1膜20を介して貼り合わせる工程と、第1シリコンウェーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリコンウェーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜20、第2シリコンウェーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウェーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を除去して単結晶シリコン層23を露出させた後、単結晶シリコン層23を選択的にエッチング除去することにより、ガラス基板10にスペーサ層16、16を介して接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26とを有する半導体慣性センサ50を得る工程とを含む半導体慣性センサの製造方法である。

【0012】請求項4に係る発明は、図7に示すように、第1シリコンウェーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウェーハ22を第1シリコンウェーハ21の片面に第1膜20を介して貼り合わせる工程と、第1シリコンウェーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリコンウェーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜

20、第2シリコンウエーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウエーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を選択的に除去した後、単結晶シリコン層23を選択的にエッチング除去して、ガラス基板10にスペーサ層16、16を介して接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10の上方に浮動する単結晶シリコンからなる可動電極26とを有する半導体慣性センサ30を得る工程とを含む半導体慣性センサの製造方法である。

【0013】請求項5に係る発明は、図8に示すように、ガラス基板10上に検出電極12を形成する工程と、第1シリコンウエーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウエーハ22を第1シリコンウエーハ21の片面に第1膜20を介して貼り合わせる工程と、第1シリコンウエーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリコンウエーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜20、第2シリコンウエーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウエーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を選択的に除去した後、単結晶シリコン層23を選択的にエッチング除去することにより、ガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26を有する半導体慣性センサ40を得る工程とを含む半導体慣性センサの製造方法である。

【0014】請求項6に係る発明は、図9に示すように、ガラス基板10上に検出電極12を形成する工程と、第1シリコンウエーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する工程と、第2シリコンウエーハ22を第1シリコンウエーハ21の片面に第1膜20を介して貼り合わせる工程と、第1シリコンウエーハ21の別の片面を所定の厚さに研磨して単結晶シリコン層23を形成する工程と、単結晶シリコン層23上にシリコンを浸食せずにエッチング可能な第2膜24を形成する工程と、第2膜24及び第2シリ

コンウエーハ22の上にポリシリコン層25をそれぞれ形成する工程と、単結晶シリコン層23上に順次積層された第2膜24及びポリシリコン層25を選択的にエッチング除去し、これにより第2膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16を単結晶シリコン層23上に形成する工程と、スペーサ層16、16、単結晶シリコン層23、第1膜20、第2シリコンウエーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に接合する工程と、ポリシリコン層25及び第2シリコンウエーハ22を第1膜20をエッチストップ層としてエッチング除去する工程と、第1膜20を選択的に除去した後、単結晶シリコン層23を選択的にエッチング除去して、ガラス基板10にスペーサ層16、16を介して接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26とを有する半導体慣性センサ50を得る工程とを含む半導体慣性センサの製造方法である。

【0015】この請求項1ないし6に係る製造方法では、レーザ加工が不要で大量生産に適するため、低コストで半導体慣性センサを製造できる。また基板にガラス基板を用いるので、センサは寄生容量が低い。また、ガラス基板上に検出電極が形成された構造となる請求項2、3、5及び6においては可動電極と、検出電極が形成されたガラス基板とのギャップが単結晶シリコンスペーサ層の厚さで規定されるため、高精度にギャップを形成できる。また可動電極部と検出電極部とのアライメントを両者の接合時に行う従来技術に比べて、本願の請求項2、3、5及び6に係る製造方法では、可動電極部を形成する前に両者の接合を行うため、接合時に検出電極部とのアライメントを行う必要がなく、精度良くアライメントを行うことができるので、可動電極と検出電極との位置関係のずれは最小限に抑えられる。このため高精度で高精度な半導体慣性センサが作られる。

【0016】なお、本明細書で、「シリコンを浸食せずにエッチング可能な膜」とは、当該膜をエッチング除去する際にシリコンが浸食されないエッチャントを選ぶことができる膜であることを意味する。また、この膜をエッチストップ層として利用する際には、前記エッチャントとは異なるエッチャントによって、シリコンのみをエッチングすることが可能である。このような性質の膜としては酸化膜や窒化膜等が挙げられる。本発明において、第2シリコンウエーハ22の結晶方位はエッチング速度を考慮した場合、(110)方位のものが好ましく使用される。

【0017】

【発明の実施の形態】本発明の実施の形態を図面に基いて詳しく説明する。図1及び図2に示すように、本発

10

20

30

40

50

明の第1実施形態の半導体慣性センサ30は加速度センサであって、ガラス基板10上にシリコンを浸食せずにエッチング可能な第2膜24とポリシリコン層25とからなる一対のスペーサ層16、16を介して接合した一対の固定電極27及び28の間に可動電極26を有する。可動電極26、固定電極27及び28は、それぞれ単結晶シリコンからなり、電極26と電極27及び電極26と電極28の互いに対向する部分が櫛状に形成される。可動電極26はガラス基板10の上方に位置し、ビーム31、31によりその両端が支持され、ガラス基板10に対して浮動になっている。ビーム31の基端部31aは基板10上にシリコンを浸食せずにエッチング可能な第2膜24とポリシリコン層25とからなるスペーサ層16、16を介して固着される。図示しないが、ビーム基端部31a、固定電極27及び28には個別に電気配線がなされる。この半導体慣性センサ30では、可動電極26に対して、図の矢印で示すようにビーム基端部31aと31aを結ぶ線に直交する水平方向の加速度が作用すると、可動電極26はビーム31、31を支軸として振動する。可動電極26と固定電極27及び28の間隔が広がったり、狭まったりすると、可動電極26と固定電極27及び28の間の静電容量が変化する。この静電容量の変化から作用した加速度が求められる。

【0018】次に、本発明の第1実施形態の半導体慣性センサ30の製造方法について述べる。図1に示すように、先ず第1シリコンウェーハ21の両面にシリコンを浸食せずにエッチング可能な第1膜20を形成する。この第1膜20としては、ウェーハを熱酸化することにより形成される酸化膜の他、化学気相成長(CVD)法で SiH_4 、 Cl_2 又は SiH_4 と NH_3 ガスをを用いて形成される窒化シリコン膜などが挙げられる。ウェーハ両面に酸化膜20を形成した後、第2シリコンウェーハ22を第1シリコンウェーハ21に第1酸化膜20を介して貼り合わせる。第2シリコンウェーハ22が貼り合わされていない側の第1シリコンウェーハ21の表面をその上に形成されている第1酸化膜20と共に砥石及び研磨布を用いて所定の厚さに研削研磨して単結晶シリコン層23を形成する。熱酸化により第2シリコンウェーハ22及び単結晶シリコン層23の上に第2酸化膜24を第1酸化膜20の場合と同様にして形成する。第2シリコンウェーハ22上の第2酸化膜24をエッチング除去した後、単結晶シリコン層23上に残留した第2酸化膜24と露出した第2シリコンウェーハ22との上にCVD法によりポリシリコン層25をそれぞれ形成する。前記両方のポリシリコン層25上にCVD法により窒化膜18をそれぞれ形成した後、パターニングして酸化膜24上に形成されているポリシリコン層25の所定部分を露出させる。この露出したポリシリコン層25とその下側に形成されている第2酸化膜24をエッチング除去し、こ

れにより第2酸化膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16が単結晶シリコン層23上に形成される。スペーサ層16、16、単結晶シリコン層23、第1酸化膜20、第2シリコンウェーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に重ね合せ陽極接合することにより一体化する。続いて KOH などのエッチャントによりポリシリコン層25及び第2シリコンウェーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する。次いで第1酸化膜20をフッ酸などのエッチャントにより除去して単結晶シリコン層23を露出させる。その後、露出した単結晶シリコン層23の表面にスパッタリングによりA1膜19を形成し、パターニングした後、 SF_6 ガスによる低温での異方性ドライエッチングを行い、最後にA1膜19を除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上にスペーサ層16、16を介して接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10の上方に浮動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ30が得られる。

【0019】図3及び図4は第2実施形態の半導体慣性センサ40を示す。この半導体慣性センサ40は加速度センサであって、検出電極12が表面に形成されたガラス基板10上に固着された枠体29の間に可動電極26を有する。可動電極26、枠体29は、それぞれ単結晶シリコンからなり、電極26は窓枠状の枠体29に間隔をあけて収容される。可動電極26は検出電極12の上方に位置し、ビーム31、31によりその両端が支持され、ガラス基板10に対して浮動になっている。ビーム31の基端部31aは枠体29の凹み29aに位置しかつ基板10上にシリコンを浸食せずにエッチング可能な第2膜24とポリシリコン層25とからなるスペーサ層16、16を介して固着される。図示しないが、ビーム基端部31a及び検出電極12には個別に電気配線がなされる。この半導体慣性センサ40では、可動電極26に対して、図の矢印で示すようにビーム基端部31aと31aを結ぶ線に直交する鉛直方向の加速度が作用すると、可動電極26はビーム31、31を支軸として振動する。可動電極26と検出電極12の間隔が広がったり、狭まったりすると、可動電極26と検出電極12の間の静電容量が変化する。この静電容量の変化から作用した加速度が求められる。

【0020】次に、本発明の第2実施形態の半導体慣性センサ40の製造方法について述べる。図4に示すように、先ずガラス基板10の上面にスパッタリング、真空蒸着などにより Au 、 Pt 、 Cu などから選ばれた金属の薄膜からなる検出電極12を形成する。一方、第1実施形態の製造方法と同様に行い、第1シリコンウェーハ

21を熱酸化してその両面に第1酸化膜20を形成する。第2シリコンウエーハ22を第1シリコンウエーハ21に第1酸化膜20を介して貼り合わせる。第2シリコンウエーハ22が貼り合わされていない側の第1シリコンウエーハ21の表面をその上に形成されている第1酸化膜20と共に砥石及び研磨布を用いて所定の厚さに研削研磨して単結晶シリコン層23を形成する。熱酸化により第2シリコンウエーハ22及び単結晶シリコン層23の上に第2酸化膜24を第1酸化膜20の場合と同様に形成する。第2シリコンウエーハ22上の第2酸化膜24を第1実施形態と同様に、エッチング除去した後、単結晶シリコン層23上に残留した第2酸化膜24と露出した第2シリコンウエーハ22との上にCVD法によりポリシリコン層25をそれぞれ形成する。前記両方のポリシリコン層25上にCVD法により窒化膜18をそれぞれ形成した後、パターニングして酸化膜24上に形成されているポリシリコン層25の所定部分を露出させる。この露出したポリシリコン層25とその下側に形成されている第2酸化膜24をエッチング除去し、これにより第2酸化膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16が単結晶シリコン層23上に形成される。スペーサ層16、16、単結晶シリコン層23、第1酸化膜20、第2シリコンウエーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に重ね合せ陽極接合することにより一体化する。続いてKOHなどのエッチャントによりポリシリコン層25及び第2シリコンウエーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する。次いで第1酸化膜20をフッ酸などのエッチャントにより除去して単結晶シリコン層23を露出させる。その後、露出した単結晶シリコン層23の表面にスパッタリングによりAl膜19を形成し、パターニングした後、SF₆ガスによる低温での異方性ドライエッチングを行い、最後にAl膜19を除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上に接合した単結晶シリコンからなる枠体29、29と枠体29、29に挟まれかつガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ40が得られる。

【0021】図5及び図6は第3実施形態の半導体慣性センサ50を示す。この半導体慣性センサ50は角速度センサであって、ガラス基板10上に固着された固定電極27及び28の間に音叉構造の一対の可動電極26、26を有する。可動電極26、固定電極27及び28は、それぞれ単結晶シリコンからなり、電極26と電極27及び電極26と電極28の互に対向する部分が櫛状に形成される。可動電極26、26はコ字状のビーム31、31によりその両端が支持され、ガラス基板10に対して浮動になっている。ビーム31の基端部31a

は基板10上にシリコンを浸食せずにエッチング可能な第2膜24とポリシリコン層25とからなるスペーサ層16、16を介して固着される。シリコン基板10上にはスペーサ層16、16の厚さより小さい厚さの検出電極12が形成される。図示しないが、ビーム基端部31a、固定電極27及び28、検出電極12には個別に電気配線がなされ、固定電極27及び28に交流電圧を印加し、静電力により可動電極を励振するようになっている。この半導体慣性センサ50では、可動電極26、26に対してビーム基端部31aと31aを結ぶ線を中心として角速度が作用すると、可動電極26、26にコリオリ力が生じてこの中心線の回りに振り振動を起こして共振する。この共振時の可動電極26と検出電極12との間の静電容量の変化により作用した角速度が検出される。

【0022】次に、本発明の第3実施形態の半導体慣性センサ50の製造方法について述べる。図5に示すように、まずガラス基板10の上面にスパッタリング、真空蒸着などによりAu、Pt、Cuなどから選ばれた金属の薄膜からなる検出電極12を形成する。一方、第1実施形態の製造方法と同様に行い、第1シリコンウエーハ21を熱酸化してその両面に第1酸化膜20を形成する。第2シリコンウエーハ22を第1シリコンウエーハ21に第1酸化膜20を介して貼り合わせる。第2シリコンウエーハ22が貼り合わされていない側の第1シリコンウエーハ21の表面をその上に形成されている第1酸化膜20と共に砥石及び研磨布を用いて所定の厚さに研削研磨して単結晶シリコン層23を形成する。熱酸化により第2シリコンウエーハ22及び単結晶シリコン層23の上に第2酸化膜24を第1酸化膜20の場合と同様に形成する。第2シリコンウエーハ22上の第2酸化膜24を第1実施形態と同様に、エッチング除去した後、単結晶シリコン層23上に残留した第2酸化膜24と露出した第2シリコンウエーハ22との上にCVD法によりポリシリコン層25をそれぞれ形成する。前記両方のポリシリコン層25上にCVD法により窒化膜18をそれぞれ形成した後、パターニングして酸化膜24上に形成されているポリシリコン層25の所定部分を露出させる。この露出したポリシリコン層25とその下側に形成されている第2酸化膜24をエッチング除去し、これにより第2酸化膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16が単結晶シリコン層23上に形成される。スペーサ層16、16、単結晶シリコン層23、第1酸化膜20、第2シリコンウエーハ22及びポリシリコン層25からなる構造体17をスペーサ層16、16を介してガラス基板10に重ね合せ陽極接合することにより一体化する。続いてKOHなどのエッチャントによりポリシリコン層25及び第2シリコンウエーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する。次いで第

1酸化膜20をフッ酸などのエッチャントにより除去して単結晶シリコン層23を露出させる。その後、露出した単結晶シリコン層23の表面にスパッタリングによりA1膜19を形成し、パターニングした後、SF₆ガスによる低温での異方性ドライエッチングを行い、最後にA1膜19を除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上に接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ50が得られる。

【0023】図7は第1実施形態の半導体慣性センサ30の別の製造方法を示す。第1実施形態のセンサ30の製法との相違点は、構造体17をガラス基板10に接合した後、ポリシリコン層25及び第2シリコンウェーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する工程までは第1実施形態の製法と同じであり、それ以後の工程で相違する。即ち、第2シリコンウェーハ22及びポリシリコン層25のエッチング除去により露出した第1酸化膜20の所定の部分をフッ酸等のエッチャントを用いてパターニングし、第1酸化膜の一部20a、20b及び20cを単結晶シリコン層23上に選択的に形成する。この状態で、SF₆ガスによる低温での異方性ドライエッチングを行い、最後に酸化膜20a、20b及び20cを除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上に接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10の上方に浮動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ30が得られる。

【0024】図8は第2実施形態の半導体慣性センサ40の別の製造方法を示す。第2実施形態のセンサ40の製法との相違点は、構造体17をガラス基板10に接合した後、ポリシリコン層25及び第2シリコンウェーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する工程までは第1実施形態の製法と同じであり、それ以後の工程で相違する。即ち、図7で示す製法と同様に、第2シリコンウェーハ22及びポリシリコン層25のエッチング除去により露出した第1酸化膜20の所定の部分をフッ酸等のエッチャントを用いてパターニングし、第1酸化膜の一部20a、20b及び20cを単結晶シリコン層23上に選択的に形成する。この状態で、SF₆ガスによる低温での異方性ドライエッチングを行い、最後に酸化膜20a、20b及び20cを除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上に接合した単結晶シリコンからなる枠体29、29と枠体29、29に挟まれかつガラス基板10上に検出電極12に対向して浮

動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ40が得られる。

【0025】図9は第3実施形態の半導体慣性センサ50の別の製造方法を示す。第3実施形態のセンサ50の製法との相違点は、構造体17をガラス基板10に接合した後、ポリシリコン層25及び第2シリコンウェーハ22を第1酸化膜20をエッチストップ層としてエッチング除去する工程までは第1実施形態の製法と同じであり、それ以後の工程で相違する。即ち、第2シリコンウェーハ22及びポリシリコン層25のエッチング除去により露出した第1酸化膜20所定の部分をフッ酸等のエッチャントを用いてパターニングし、第1酸化膜の一部20a、20b及び20cを単結晶シリコン層23上に選択的に形成する。この状態で、SF₆ガスによる低温での異方性ドライエッチングを行い、最後に酸化膜の一部20a、20b及び20cを除去する。これにより単結晶シリコン層23が選択的にエッチング除去され、ガラス基板10上に接合した単結晶シリコンからなる一対の固定電極27、28と一対の固定電極27、28に挟まれかつガラス基板10上に検出電極12に対向して浮動する単結晶シリコンからなる可動電極26とが形成された半導体慣性センサ50が得られる。

【0026】図10は第1実施形態の半導体慣性センサ30の別の実施形態の半導体慣性センサ60を示す。第1実施形態のセンサ30との相違点は、第2酸化膜24とこの上に積層されたポリシリコン層25とからなる一対のスペーサ層16、16において、一方のスペーサ16を構成する第2酸化膜24の一部を除去して開口部24aを形成したことにある。この開口部24aが存在することによりスペーサ16に接合する固定電極27はスペーサを構成するポリシリコン層25と電気的に接続されるため、ガラス基板10の側にある電極（図示せず）とスペーサ16を介して外部と電気的に接続することが可能となる。

【0027】

【発明の効果】以上述べたように、従来のウェーハのレーザ加工による半導体慣性センサの製法と異なり、本発明によればレーザ加工が不要となり、大量生産に適した低コストの半導体慣性センサを製作することができる。また可動電極部を形成する前に可動電極部と検出電極部との接合を行うため、第一に従来のような貼り付き(sticking)現象を生じず、検出電極やガラス基板に対して所定のギャップで可動電極を設けることができる。また第二に接合時に検出電極部とのアライメントを行う必要がなく、可動電極形成時に精度よくアライメントを行うことができるので、可動電極と検出電極との位置関係のずれは最小限に抑えられる。

【0028】また、基板をシリコン基板でなく、ガラス基板にすることにより、静電容量で検出を行うセンサでは、素子の寄生容量を低下させることができる。

【0029】更に、ガラス基板上に検出電極が形成された構造においては可動電極と、検出電極が形成されたガラス基板とのギャップが単結晶シリコンのスペーサ層の厚さで規定されるため、高精度にギャップを形成できる。このため高感度で高精度の半導体慣性センサが得られる。

【図面の簡単な説明】

【図1】図2のA-A線要部に相当する本発明の第1実施形態の半導体慣性センサ及びその製造工程を示す断面図。

【図2】本発明の第1実施形態の半導体慣性センサの外観斜視図。

【図3】本発明の第2実施形態の半導体慣性センサの外観斜視図。

【図4】図3のB-B線要部に相当する本発明の第2実施形態の半導体慣性センサ及びその製造工程を示す断面図。

【図5】図6のC-C線要部に相当する本発明の第3実施形態の半導体慣性センサ及びその製造工程を示す断面図。

【図6】本発明の第3実施形態の半導体慣性センサの外観斜視図。

【図7】本発明の第1実施形態の半導体慣性センサの別*

*の製造工程を示す断面図。

【図8】本発明の第2実施形態の半導体慣性センサの別の製造工程を示す断面図。


【図9】本発明の第3実施形態の半導体慣性センサの別の製造工程を示す断面図。

【図10】本発明の第1実施形態の半導体慣性センサ30の別の実施形態を示す断面図。


【符号の説明】

- 10 ガラス基板
- 12 検出電極
- 16 スペーサ層
- 17 構造体
- 20 第1膜
- 20a, 20b, 20c 第1膜の一部
- 21 第1シリコンウェーハ
- 22 第2シリコンウェーハ
- 23 単結晶シリコン層
- 24 第2膜
- 24a、開口部
- 25 ポリシリコン層
- 26 可動電極
- 27, 28 一對の固定電極
- 30, 40, 50, 60 半導体慣性センサ


【図2】




【図3】




【図1】




【図4】




【図6】




【図5】




【図7】




【図10】



【図8】



【図9】



PFS NO=9760822 CC=JP

集合をクリックすると一覧を10件単位で表示します。

DN : JP A2 10256569 (1998/09/25)

FAMILY MEMBERS

CC	PUBDAT	KD	DOC. NO.	CC	PR. DAT	YY	PR. NO.
JP	1998/09/25	A2	10256569	JP	1997/03/14	97	60822

AB : DWT. C98-574751

S7	IP	1
S8	P	1
S9	U	0
